This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- BLURRY OR ILLEGIBLE TEXT
- SKEWED/SLATED IMAGES
- COLORED PHOTOS
- BLACK OR VERY DARK BLACK AND WHITE PHOTOS
- UNDECIPHERABLE GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

JP 63-219172 303.356us1

4/9/1
DIALOG(R) File 347: JAPIO
(c) 2000 JPO & JAPIO. All rts. reserv.
02602272 **Image available**

THIN-FILM TRANSISTOR

PUB. NO.: 63-219172 A]

PUBLISHED: September 12, 1988 (19880912)

INVENTOR(s): AOKI SHIGEO

UKAI YASUHIRO

APPLICANT(s): HOSIDEN ELECTRONICS CO LTD [327818] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.: 62-052418 [JP 8752418]

FILED: March 06, 1987 (19870306)
INTL CLASS: [4] H01L-029/78; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R011 (LIQUID CRYSTALS); R096 (ELECTRONIC MATERIALS -- Glass

Conductors); R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS)

JOURNAL: Section: E, Section No. 702, Vol. 13, No. 8, Pg. 68, January

10, 1989 (19890110)

ABSTRACT

PURPOSE: To allow a semiconductor layer to be roughly similar to a gate insulating film in terms of thermal expansion factor and to obtain a transistor capable of excellent performance by a method wherein the semiconductor layer and the gate insulating film are both built of an amorphous silicon carbide.

CONSTITUTION: A semiconductor layer 18 situated between a source electrode 12 and a drain electrode 13 is constituted of an amorphous silicon carbide a-Si(sub 1-x)C(sub x) with its carbon quantity (x) not more than 0.2. On the other hand, a gate insulating film 19 is also made of an amorphous silicon carbide a-Si(sub 1-x)'C(sub x)' with its carbon quantity x' not less than the carbon quantity (x) in the semiconductor layer 18. Conductivity, which is lower when the carbon rate is higher, may be regulated within a range of 10(sup -9)-10(sup -16)(.omega.cm)(sup -1). The semiconductor layer 18 and the gate insulating film 19 are nearly equal in terms of thermal expansion factor because they are built of similar materials, which ensures an excellent behavior.

,

(19 日本国特許庁(JP)

① 符許出願公開

® 公開特許公報(A) 昭63-219172

@Int_Cl_1

識別記号

厅内整理番号

@公開 昭和63年(1988)9月12日

H 01 L 29/78 27/12 311 B-

B-8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全3頁)

❷発明の名称

四代 理

薄膜トランジスク

②特 顋 昭62-52418

❷出 頤 昭62(1987)3月6日

切発 明 者 青 木

茂 雄

大阪府八尾市北久宝寺1丁目4番33号 星電器製造株式会

社内

母乳 明 老 鵜 飼

育 弘

大阪府八尾市北久宝寺1丁目4番33号 星電器製造株式会

社内

⑪出 願 人 星電器製造株式会社

弁理士 草 野 卓

大阪府八尾市北久宝寺1丁目4番33号

明 編 表

1. 强明企名称

薄膜トランジスタ

2. 特許請求の範囲

(I) ソース電極及びドレイン電板間に半導体限 が形成され、その半導体層と接してゲート摘録度 が形成され、そのゲート格録膜と接してゲート電 極が形成された環腺トランジスタにおいて、

上記半導体簿はアモルファス炭化シリコン a-Sl₁₋₌C_m よりなり、

上記ゲート総裁隊はカーボンの量×が上記半導体層のそれよりも多いアモルファス炭化シリコンよりなることを特徴とする理解トランジスタ。

3. 発明の詳細な説明

「産業上の利用分野」

この発明は例えばアクティブ被姦表示量子にお ける誘素電腦に対するスイッチ素子として使用される薄膜トランジスクに関する。

「従来の技術」

従来のこの様の強膜トランジスタは例えば第3

関に示すように、ガラスなどの独種基板11上に互に離されてソース電極12及びドレイン電桶13が例えば透明線電震で影成され、これらソース電極12及びドレイン電極13間にわたってアモルファスシリコンの半線体層14が基板11上に形成されている。半線体層14上には変化シリコンSIN。中二酸化シリコンSIN。中二酸化シリコンSIN。中二酸化シリコンSIN。中二酸化シリコンSIN。中二酸化シリコンSIN。中二酸化シリコンSIN。中二酸化シリコンSIN。などのゲート電極15上に例えばアルミニウムのゲート電極16が形成されている。なおソース電極14、ドレイン電極15と半線体層16との間にそれぞれオーミック接触層21、22が形成されている。

このように従来においては一般に半退体層14 とゲート絶縁勝15とは異物質が用いられている。 このためこれら半導体層14とゲート絶縁勝15 との間に熱態要係数の差が存在し、界面単位が大 含く、良好な滞譲トランジスタが得られなかった。 「問題点を解決するための手段」

この免明によれば薄膜トランジスタの半導体層はアモルファス炭化シリコンa-SliveCa よりなり、

---353---

,

ゲット総縁限もアモルファス製化シリコン a-Si,--a'Cx'よりなり、そのカーボン置x'が 単感体層のうち×より多いものとされ、半導体層 より導電率が十分小とされてある。

このようにこの発明の課職トランジスタにおいては半導体層とゲート絶縁膜とが同材で構成されているため、これら間に熱脳張係数の差が存在しないため、良好に動作する環膜トランジスタが得られる。

「実施例」

第1回はこの発明による薄膜トランジスタの実 施例を示し、第3回と対応する部分には同一符号 を付けてある。

この免別においてはソース価値12及びドレイン電極13間にわたって形成される半準体層18はアモルフェス炭化シリコン(*-Si,...*C。で構成され、そのカーボン最×を0.2以下として導進率が例えば10-*~10**(Ges)-*程度のものとされる

半導体層18と接して形成されるゲート独縁膜

3

また第2図にはアモルファス炭化シリコンのカーボン量ェに対する顕電率も示しており、カーボン量ェを増加する程、等電率が低下し、カーボン量ェにより悪電率を10つ~10つ(Qoos)(と大幅に開御することができることが理解される。この例では半導体廃18のカーボン量は例えば10%程度とし、ゲート絶縁膜19のカーボン量は50%程度とする。

また、第4回に示すようにアモルファス製化シリコンにボロン(B) 等目版またはリン(P) 等 V 展元素をドープすることにより、偏電子制御を行い 望みの認電率の a.Si...。C。を得ることが出来る。 3、4回で展丸は特導電率、白丸は光道電率を示す。 なお、角膜トランジスタの単導体層として一般

に用いられている水素化アモルファスシリコン a SiH の導電率は1 C・マ~1 O・・・(Ω os)・・であ

上述においてはこの発明はスタが構造でゲート 電極が上側に位置したトップゲート形の得度トラ ンジスタに適用したが、スタガ構造でゲート電極 19もこの発明ではアモルファス炭化シリコン
a.Si, x'Cx'で構成される。そのカーボン量x'
は半導体腫 18のカーポン量xよりも大、例えば
0.2 < x < 0.95 とされ、その導電率は例えば
10-14(2 cm) いとされる。

このようにアモルファス度化シリコンの半球体間 18とゲート連絡膜 19とを形成するには、これらを傾えばSIH。ガスとCaHaガスとを用いてプラズマCVD (化学的気相収長法)により形成し、その数のSIH。ガスとCaHaガスとの道登比を制御すればよい。つまり半準体層 18を形成する場合はSiHaガスの比率の減量止に対する。CaHaガスと(SIHa+CaHa)ガスとの減量止に対する、形成されたアモルファス及化シリコンの薄電率はその域膜条件を開催する。どれカスとSIHaが入ることができる。 はって例えば、10・14(Q cm)・12度変化する。 はって例えば、中導体圏 18を形成した後、CaHaガスとSIHaガスとの流量比を制御して連続してゲート絶縁膜 19を形成することができる。

4

が下側に位置したボトムゲート形の違腹トランジスタや、コプラナ構造の弾腹トランジスタにも適 限することができる。

「発明の効果」

以上述べたようにこの受明の薄膜トランジスタによれば半退体層とゲート絶縁限とが関一材で構成されているため、これらの無脳保保数がほぼ等しいものとなり良好に動作するものが得られる。 その軽迫も削退したように同一ガス系で複量比の みを割割すればよく、製造が容易であり、しかし 半速体層とゲート経縁膜との界面特性が良好なものが得られる。

4. 図面の簡単な説明

邦1回はこの発明による機膜トランジスタの一例を示す版例図、第2回はCalls/(Sida+Calls)及びカーボン量に対するアモルファス度化シリコンの連絡率の例を示す図、第3回は健康の薄膜トランジスタを示す断面図、第4回はリン(P) またはポロン(B) のドープ量に対するa-Si_{11-a}C。の光導電率及び 準電率を示す図である。







